

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 10-078366

(43)Date of publication of application : 24.03.1998

(51)Int.Cl.

G01L 19/06

G01L 9/04

H01L 29/84

(21)Application number : 08-231971

(71)Applicant : YOKOGAWA ELECTRIC CORP

(22)Date of filing : 02.09.1996


(72)Inventor : NISHIKAWA SUNAO
KAWAMURA KEI

(54) SEMICONDUCTOR PRESSURE SENSOR AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve the over pressure resistant characteristic by forming a backup part into a recessed step shape so as to prevent a stress concentration from being caused in the peripheral part of a measuring diaphragm.

SOLUTION: A cavity chamber 12 is provided on a silicon base 11. A backup part 121 is provided on the surface for backing up measuring diaphragm 13 of the cavity chamber 12. The backup part 121 is formed into a recessed stepped shape as the whole, so that a stress concentration is not caused in the peripheral part 131 of the measuring diaphragm 13. When a measuring pressure is applied, the measuring diaphragm 13 is deflected in proportion to the difference with the pressure within the cavity chamber 12 to supply a distortion to a distortion detecting sensor 16, and this distortion is measured, whereby the measuring pressure is detected. Since the measuring diaphragm 13 is backed up by the backup part 121 when an over pressure is applied, a semiconductor pressure sensor improved in over pressure characteristic can be provided.



LEGAL STATUS

[Date of request for examination] 25.02.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3144314

[Date of registration] 05.01.2001

[Number of appeal against examiner's decision of rejection]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-78366

(43) 公開日 平成10年(1998) 3月24日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G 0 1 L 19/06	1 0 2		G 0 1 L 19/06	1 0 2
	9/04	1 0 1		1 0 1
H 0 1 L 29/84			H 0 1 L 29/84	B

審査請求 未請求 請求項の数 2 O L (全 5 頁)

(21) 出願番号 特願平8-231971

(22) 出願日 平成 8 年(1996) 9 月 2 日

(71) 出願人 000006507

横河電機株式会社

東京都武蔵野市中町 2 丁目 9 番32号

(72) 発明者 西川 直

山梨県甲府市高室町155番地 横河電機株

式会社甲府事業所内

(72) 発明者 川村 圭

東京都武蔵野市中町 2 丁目 9 番32号 横河

電機株式会社内


(74) 代理人 弁理士 渡辺 正康

(54) 【発明の名称】 半導体圧力センサとその製造方法

(57) 【要約】

【課題】 耐過大圧特性が向上された半導体圧力センサとその製造方法を提供するにある。

【解決手段】 測定圧を受圧する半導体圧力センサにおいて、シリコン基板と、該シリコン基板に設けられエピタキシャル成長により作られた測定ダイアフラムを形成し該ダイアフラムへの過大圧印加に対するバックアップをなす所定の狭い隙間を有し密閉された空隙室と、該空隙室の前記測定ダイアフラムをバックアップする面に設けられ前記測定ダイアフラムが過大圧印加により変位した場合に該測定ダイアフラムの周縁部に応力集中が生じない様に全体として凹形状をなし階段状に形成されたバックアップ部と、前記測定ダイアフラムに作り込まれた歪み検出素子とを具備したことを特徴とする半導体圧力センサである。



【特許請求の範囲】

【請求項1】測定圧を受圧する半導体圧力センサにおいて、

シリコン基板と、

該シリコン基板に設けられエピタキシャル成長により作られた測定ダイアフラムを形成し該ダイアフラムへの過大圧印加に対するバックアップをなす所定の狭い隙間を有し密閉された空隙室と、

該空隙室の前記測定ダイアフラムをバックアップする面に設けられ前記測定ダイアフラムが過大圧印加により変位した場合に該測定ダイアフラムの周縁部に応力集中が生じない様全体として凹形状をなし階段状に形成されたバックアップ部と、

前記測定ダイアフラムに作り込まれた歪み検出素子とを具備したことを特徴とする半導体圧力センサ。

【請求項2】測定圧を受圧する半導体圧力センサの製造方法において、

以下の工程を有することを特徴とする半導体圧力センサの製造方法。

(a)シリコン基板の所定個所に、レジストを塗布するレジスト塗布工程。

(b)該シリコン基板のレジストが塗布されていない第1所定個所から、酸素イオンを測定ダイアフラム対応部分を飛び越えてイオン注入し、第1酸化シリコン層を前記シリコン基板に形成する第1イオン注入工程。

(c)前記レジストの塗布面を拡大して、前記第1所定個所より縮小された第2所定個所から、酸素イオンを前記シリコン基板に、前記第1酸化シリコン層を飛び越えてイオン注入し、第2酸化シリコン層を前記シリコン基板に形成する第2イオン注入工程。

(d)前記レジストの塗布面を拡大して、前記第2所定個所より縮小された第3所定個所から、酸素イオンを前記シリコン基板に、前記第2酸化シリコン層を飛び越えてイオン注入し、第3酸化シリコン層をシリコン基板に形成する第3イオン注入工程。

(e)前記測定ダイアフラム対応部分に、所定のイオンを注入し歪み検出素子を形成するゲージ形成工程。

(f)前記測定ダイアフラム対応部分に、所定のイオンを注入し第4所定個所に、一端が歪み検出素子に接続されるリードを形成するリード形成工程。

(g)前記シリコン基板の表面より、第1酸化シリコン層に達する連通孔を形成する連通孔形成工程。

(h)該連通孔より選択エッチングにより、前記第1、第2、第3酸化シリコン層を除去する選択エッチング工程。

(i)前記シリコン基板の表面に、酸化シリコンをスパッタリングにより成膜し、前記連通孔を塞ぐと共に、前記シリコン基板の表面に絶縁膜を形成する連通孔閉塞、絶縁膜形成工程。

(j)電極材を前記シリコン基板の表面にスパッタ後、

フォトリソグラフィにより、前記リードの他端に電極を形成する電極形成工程。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、耐過大圧特性が向上された半導体圧力センサとその製造方法に関するものである。

【0002】

【従来の技術】図13は、従来より一般に使用されている従来例の要部構成説明図で、例えば、特開平4-104027号に示されている。

【0003】図において、1は、シリコン基板である。

2は、シリコン基板1に設けられ、シリコン基板1に測定ダイアフラム3を形成する空隙室である。

【0004】4は、空隙室2と外部とを連通する連通孔である。5は連通孔4を塞ぐための薄膜である。薄膜5は、例えば、減圧CVD法により成膜されたポリシリコン等が使用される。

【0005】空隙室2の内部には、減圧CVD法によるポリシリコン成膜時の雰囲気圧力が封じ込められるが、約0.2Torr程度であるため、絶対圧用のセンサのリファレンス圧としては充分な真空度である。

【0006】6は、測定ダイアフラム3に設けられた歪み検出センサである。歪み検出センサ6には、例えば、ビエツ抵抗ストレインゲージや両端固定梁の振動式ストレインゲージ等が使用される。

【0007】以上の構成において、測定圧力 P_m が印加されると、空隙室2内の圧力（ほぼ真空）との差に比例して、測定ダイアフラム3が撓み、歪み検出センサ6に歪みが印加され、この歪を測定することにより、測定圧力 P_m が検出される。

【0008】

【発明が解決しようとする課題】しかしながら、この様な装置においては、過大圧印加時には、測定ダイアフラム3は空隙室2により直接にバックアップされ、別に過大圧保護を要しない利点を有するが、測定ダイアフラム3の周縁部7に応力集中が生じる。本発明は、この問題点を解決するものである。

【0009】本発明の目的は、耐過大圧特性が向上された半導体圧力センサとその製造方法を提供するにある。

【0010】

【課題を解決するための手段】この目的を達成するため、本発明は、

(1)測定圧を受圧する半導体圧力センサにおいて、シリコン基板と、該シリコン基板に設けられエピタキシャル成長により作られた測定ダイアフラムを形成し該ダイアフラムへの過大圧印加に対するバックアップをなす所定の狭い隙間を有し密閉された空隙室と、該空隙室の前記測定ダイアフラムをバックアップする面に設けられ前記測定ダイアフラムが過大圧印加により変位した場合に

該測定ダイアフラムの周縁部に応力集中が生じない様に全体として凹形状をなし階段状に形成されたバックアップ部と、前記測定ダイアフラムに作り込まれた歪み検出素子とを具備したことを特徴とする半導体圧力センサを構成したものである。

(2) 測定圧を受圧する半導体圧力センサの製造方法において、以下の工程を有することを特徴とする半導体圧力センサの製造方法。

(a) シリコン基板の所定個所に、レジストを塗布するレジスト塗布工程。

(b) 該シリコン基板のレジストが塗布されていない第1所定個所から、酸素イオンを測定ダイアフラム対応部分を飛び越えてイオン注入し、第1酸化シリコン層を前記シリコン基板に形成する第1イオン注入工程。

(c) 前記レジストの塗布面を拡大して、前記第1所定個所より縮小された第2所定個所から、酸素イオンを前記シリコン基板に、前記第1酸化シリコン層を飛び越えてイオン注入し、第2酸化シリコン層を前記シリコン基板に形成する第2イオン注入工程。

(d) 前記レジストの塗布面を拡大して、前記第2所定個所より縮小された第3所定個所から、酸素イオンを前記シリコン基板に、前記第2酸化シリコン層を飛び越えてイオン注入し、第3酸化シリコン層をシリコン基板に形成する第3イオン注入工程。

(e) 前記測定ダイアフラム対応部分に、所定のイオンを注入し歪み検出素子を形成するゲージ形成工程。

(f) 前記測定ダイアフラム対応部分に、所定のイオンを注入し第4所定個所に、一端が歪み検出素子に接続されるリードを形成するリード形成工程。

(g) 前記シリコン基板の表面より、第1酸化シリコン層に達する連通孔を形成する連通孔形成工程。

(h) 該連通孔より選択エッチングにより、前記第1、第2、第3酸化シリコン層を除去する選択エッチング工程。

(i) 前記シリコン基板の表面に、酸化シリコンをスパッタリングにより成膜し、前記連通孔を塞ぐと共に、前記シリコン基板の表面に絶縁膜を形成する連通孔閉塞、絶縁膜形成工程。

(j) 電極材を前記シリコン基板の表面にスパッタ後、フォトリソグラフィにより、前記リードの他端に電極を形成する電極形成工程。を採用した。

【0011】

【作用】以上の構成において、測定圧力が印加されると、空隙室内の圧力との差に比例して、測定ダイアフラムが撓み、歪み検出センサに歪みが印加され、この歪を測定することにより、測定圧力が検出される。

【0012】しかし、測定ダイアフラムに過大圧が印加された場合には、測定ダイアフラムは、バックアップ部によりバックアップされる。以下、実施例に基づき詳細に説明する。

【0013】

【発明の実施の形態】図1は、本発明の一実施例の要部構成説明図である。11は、シリコン基板である。12は、シリコン基板11に設けられ、シリコン基板11に測定ダイアフラム13を形成する空隙室である。

【0014】121は、空隙室12の測定ダイアフラム13をバックアップする面に設けられ、測定ダイアフラム13が過大圧印加により変位した場合に、測定ダイアフラム13の周縁部131に応力集中が生じない様に全体として凹形状をなし階段状に形成されたバックアップ部である。

【0015】14は、空隙室22と外部とを連通する連通孔である。15は連通孔14を塞ぐと同時に、シリコン基板11の表面に設けられた絶縁膜である。この場合は、酸化シリコンが使用されている。

【0016】16は、測定ダイアフラム13に設けられた歪み検出センサである。歪み検出センサ16には、例えば、ビエゾ抵抗ストレインゲージや両端固定梁の振動式ストレインゲージ等が使用される。17は一端が歪み検出センサ16に接続されたリードである。18はリード17の他端に接続された電極である。

【0017】以上の構成において、測定圧力 P_m が印加されると、空隙室12内の圧力(ほぼ真空)との差に比例して、測定ダイアフラム13が撓み、歪み検出センサ16に歪みが印加され、この歪を測定することにより、測定圧力 P_m が検出される。しかし、測定ダイアフラム13に過大圧が印加された場合には、図2に示す如く、測定ダイアフラム13は、バックアップ部121によりバックアップされる。

【0018】この結果、空隙室12の測定ダイアフラム13をバックアップする面に設けられ、測定ダイアフラム13が過大圧印加により変位した場合に、測定ダイアフラムの周縁部131に応力集中が生じない様に、全体として凹形状をなし、階段状に形成されたバックアップ部121を構成したので、過大圧が印加された場合にも、測定ダイアフラムの周縁部131に応力が集中するのが緩和され、過大圧特性が改善された半導体圧力センサが得られる。

【0019】このような装置は、図3～図12に示すごとくして製作する。

(a) 図3はレジスト塗布工程を示す。シリコン基板101の所定個所に、レジスト102を塗布する。

【0020】(b) 図4は第1イオン注入工程を示す。レジスト102が塗布されていない第1所定個所103から、酸素イオン O^+ をシリコン基板101に、測定ダイアフラム対応部分104を飛び越えてイオン注入し、第1酸化シリコン層105をシリコン基板101に形成する。このようなイオン注入法は、注入時の電圧をコントロールすることにより、容易に実施可能である。

【0021】(c) 図5は第2イオン注入工程を示す。

レジスト102の塗布面を拡大して、第1所定個所103より縮小された第2所定個所106から、酸素イオン O^+ をシリコン基板101に、第1酸化シリコン層105を飛び越えてイオン注入し、第2酸化シリコン層107をシリコン基板101に形成する。

【0022】(d)図6は第3イオン注入工程を示す。レジスト102の塗布面を拡大して、第2所定個所106より縮小された第3所定個所108から、酸素イオン O^+ をシリコン基板101に、第2酸化シリコン層107を飛び越えてイオン注入し、第3酸化シリコン層109をシリコン基板101に形成する。

【0023】(e)図7はゲージ形成工程を示す。測定ダイアフラム対応部分104に、 P^+ イオンを注入し歪み検出素子111を形成する。

(f)図8はリード形成工程を示す。測定ダイアフラム対応部分104に、 P^+ イオンを注入し第4所定個所に、一端が歪み検出素子111に接続されるリード112を形成する。

【0024】(g)図9は連通孔形成工程を示す。シリコン基板101の表面より、第1酸化シリコン層105に達する連通孔113を形成する。

(h)図10は選択エッチング工程を示す。連通孔113より選択エッチングにより、第1、第2、第3酸化シリコン層105、107、109を除去する。

【0025】(i)図11は連通孔閉塞、絶縁膜形成工程を示す。シリコン基板101の表面に、酸化シリコン114をスパッタリングにより成膜し、連通孔113を塞ぐと共に、シリコン基板101の表面に絶縁膜を形成する。

【0026】(j)図12は電極形成工程を示す。電極材、この場合は、アルミニウムをシリコン基板101の表面にスパッタ後、フォトリソグラフィにより、リード112の他端に電極115を形成する。

【0027】なお、前述の実施例においては、空隙室12は真空にすると説明したが、ゲージ圧力センサとして使用する場合には、空隙室12を大気圧とすれば良いことは勿論である。

【0028】

【発明の効果】以上説明したように、本発明の第1請求項によれば、空隙室の測定ダイアフラムをバックアップする面に設けられ、測定ダイアフラムが過大圧印加により変位した場合に、測定ダイアフラムの周縁部に応力集中が生じない様に、全体として凹形状をなし、階段状に形成されたバックアップ部を構成したので、過大圧が印加された場合にも、測定ダイアフラムの周縁部に応力が集中するのが緩和され、過大圧特性が改善された半導体圧力センサが得られる。

【0029】本発明の第2請求項によれば、過大圧特性が改善された半導体圧力センサを実現できる半導体圧力センサの製造方法が得られる。

【0030】従って、本発明によれば、耐過大圧特性が向上された半導体圧力センサとその製造方法を実現することが出来る。

【図面の簡単な説明】

【図1】本発明の一実施例の構成説明図である。

【図2】図1の動作説明図である。

【図3】図1のレジスト塗布工程説明図である。

【図4】図1の第1イオン注入工程説明図である。

【図5】図1の第2イオン注入工程説明図である。

【図6】図1の第3イオン注入工程説明図である。

【図7】図1のゲージ形成工程説明図である。

【図8】図1のリード形成工程説明図である。

【図9】図1の連通孔形成工程説明図である。

【図10】図1の選択エッチング工程説明図である。

【図11】図1の連通孔閉塞、絶縁膜形成工程説明図である。


【図12】図1の電極形成工程説明図である。

【図13】従来より一般に使用されている従来例の構成説明図である。


【符号の説明】

- 11 シリコン基板
- 12 空隙室
- 121 バックアップ部
- 13 測定ダイアフラム
- 131 周縁部
- 14 連通孔
- 15 絶縁膜
- 16 歪み検出センサ
- 17 リード
- 18 電極
- 101 シリコン基板
- 102 レジスト
- 103 第1所定個所
- 104 測定ダイアフラム対応部分
- 105 第1酸化シリコン層
- 106 第2所定個所
- 107 第2酸化シリコン層
- 108 第3所定個所
- 109 第3酸化シリコン層
- 111 歪み検出素子
- 112 リード
- 113 連通孔
- 114 酸化シリコン層
- 115 電極

【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



【図9】




【図10】



【図11】



【図12】



【図13】

